欢迎访问远志电子官网!

English|官方微信远志电子官方微信|官方微博|网站地图|在线留言

深圳市远志电子有限公司

全国咨询服务热线:0755-88869188

行业资讯

低压MOS催生新功耗分析技术

作者: 深圳市远志电子有限公司发表时间:2017-12-27 11:38:50浏览量:720

多相同步降压转换器是微控制器(MCU)以及其他运算密集型积体电路(IC),如数位讯号处理器(DSP)和绘图处理器(GPU)供电的拓扑结构选择。在同步降压转换器内,两个功率MOSFET串联形成半桥结构....
文本标签:

       多相同步降压转换器是微控制器(MCU)以及其他运算密集型积体电路(IC),如数位讯号处理器(DSP)和绘图处理器(GPU)供电的拓扑结构选择。在同步降压转换器内,两个功率MOSFET串联形成半桥结构。高处低压MOS技术的MOSFET做为控制单结型FET;低处的MOSFET则为同步FET。


       此电路拓扑演变的关键点在于2000年时,引进低压MOS知识,低压MOS技术Pentium 4微处理器以及相关的ATX12V电源规范,其中的功率轨(即转换电压)从5伏特提高至12伏特,以达成微处理器须要快速增加电流的要求。因此而产生的工作周期变化使得功率MOSFET在性能优化方面发生重大变革,并全面采用QGD×RDS(on)和QG×RDS(on)等效益低压MOS知识指数作为功率MOSFET的性能指标。然而,过去10年以来,特定尺寸产品中此类FOM和RDS(on)已降低约十倍,QG和QGD已不再是影响功率MOSFET功耗的主要因素。


       就控制FET而言,MOSFET封装和印刷电路板(PCB)连线的寄生电感所产生的功耗可能超过由QGD产生的损耗。降低寄生电感的需求推动Power SO8封装的普及化,低压MOS知识并使整合动力的概念于2002年低压MOS知识,低压MOS技术产生,意即将低压MOS技术控制和同步FET与MOSFET驱动器整合于四方形平面无接脚封装(QFN)中,此概念于2004年获英特尔(Intel)DrMOS规范采用。


       为因应功率MOSFET多面性的损耗,一系列日趋复杂的运算方式和效益指数逐被提出。在功耗机制研究领域中,被看好的技术是利用如TSuprem4和Medici等TCAD工具制作详细的行为模型,并结合低压MOS知识,低压MOS技术详细的电路模拟(如PSpice),进而产生详细的功耗分析结果。虽然此方法可针对不同的功耗机制进行深入分析,但低压MOS技术分析结果须转换成一套以MOSFET参数为基础的FOM,以用于新技术的研发。

2017-12-27 720人浏览

© 2018 深圳市远志电子有限公司 版权所有 粤ICP备18007929号

技术支持:国人在线 免责声明 网站地图